HDLBits练习（十一）Circuits_Sequential Logic_Latches and Flip-Flops（1）

Dff

要求：描述一个D 触发器，由上升沿触发。

module top_module (
    input clk,   
    input d,
    output reg q );

    always@(posedge clk)
        q <= d;

endmodule

Dff8

要求：描述一个8位D 触发器，由上升沿触发。

module top_module (
    input clk,
    input [7:0] d,
    output [7:0] q
);

    always@(posedge clk)
        q <= d;

endmodule

Dff8r

要求：描述一个具有高电平有效的同步复位信号的8位D 触发器，由上升沿触发。

module top_module (
    input clk,
    input reset,            // Synchronous reset
    input [7:0] d,
    output [7:0] q
);

    always@(posedge clk)
        if(reset == 1'b1)
            q <= 8'd0;
        else