【工作周志】240129-240204

本周学习了AXI相关的内容

AMBA （Advanced Microcontroller Bus Architecture）

AXI （Advanced eXtensible Interface）

ARM公司提出，AMBA3.0协议中重要组成部分，是一种面向高性能、高带宽、低延迟的片内总线。

特点：单向通道体系结构；支持多项数据交换；独立的地址和数据通道。

ARLEN/AWLEN[3:0] - Number of data transfers

ARSIZE/AWSIZE [2:0] - Bytes in transfer

任何传输的SIZE都不能超过数据总线的宽度。

ARBURST/AWBURST [1:0]突发类型选择

固定式的突发读写、增值式突发读写、包装式突发读写。

ARLOCK/AWLOCK[1:0]

我们通过信号ARLOCK[1:0]或AWLOCK[1:0]来选择独占式存取，用信号RRESP[1:0]或BRESP[1:0]来指明独占式存取的成功与否。

AXI协议对读事务和写事务都有响应。对于读事务，读响应与读数据一起发送给主机，写事务将写响应通过写响应通道传送。AXI协议的响应类型有OKAY、EXOKAY、SLVERR、DECERR。

已查询的问题如下

1.AXI总线时序及相关面试题整理

AXI 面试题1~12 - 知乎

2.AXI3和AXI4的区别

AXI3与AXI4区别及互联_axi3和axi4的区别-CSDN博客

        a）brust len

        b）locked的访问 

        c）user信号的增加、WID的删减、AWREGION ARREGION的增加、AWCACHE and ARCACHE内容的改变等

3.普通AXI4访问和AXI brust访问 有什么信号上的差别

【AXI】解读AXI协议中的burst突发传输机制

len、size、brust、last

4.ZYNQ的MIO和EMIO区别

MIO位于PS端，可与多种借口复用，包括SPI、IIC、UART、SD、ETH、USB、CAN等。在作为SPI等接口的时候，必须选用同一个group内的端口。

EMIO经过PL。MIO在库函数中的编号为0-53,54起为EMIO的编号，使用见gpio的lib文件（vitis）。

待解决or待完善

3.ZYNQ + DDR的多种架构及应用

4.有个疑问未查证。AXI是按照状态机跳转，5组bus是分别并行的吗？那么乱序访问是怎么处理的？

5.服务器基于项目的环境配置，不知道有没有什么好办法。

6 AXI VIP架构 or 一个正常vip的架构及各个组件的作用