集成电路可测性设计DFT技术入门概论--MBIST技术报告

集成电路DFT技术入门概论–MBIST技术报告

1 技术发展背景
2 国内外研究发展现状
2.1 国外研究发展现状
2.2 中国国内研究发展现状
3 基本MBIST算法
4 存储器的故障类型分类及相应测试方法

1 技术发展背景
理想的测试追求测试成本低、故障覆盖率高。测试的主要目的其一是协助工艺厂商提升芯片良率，其二是为了在产品交付给客户之前剔除缺陷芯片。衡量芯片良率的重要指标称为缺陷级别（ Defect Level ），它通过一个重要参数来表征——每百万缺陷数（Defect Per Million，DPM），单位为 ppm，即每一百万个测试通过的芯片中仍然存在故障的芯片占比，也用作表示测试逃逸率。通常对于超大规模集成电路 （ Very Large Scale Integration，VLSI ）来说，缺陷级别 ≤500ppm 被认为是能够接受的，缺陷级别 ≤100ppm 则代表高良率。如图 1.1所示，由于故障覆盖率与 DPM 呈反比关系，因此降低 DPM 是提升故障覆盖率与芯片良率的关键，但是 DPM 与测试成本之间又存在相互制约关系，因此选取折衷的测试方案也很重要。

早期的可测性设计主要采用 Ad Hoc DFT，称为专项设计，即在尽量不改变电路结构与功能的前提下，提高电路节点的可控性（Controllable）和可观性（Observable），并且对于某些特殊结构的具体电路进行测试的效果很显著。其方法繁多&#x