计算机组成原理期中题库
计算机组成原理题目集
2.1
下面是关于计算机中存储器容量单位的叙述，其中错误的是
A.
最基本的计量单位是字节（Byte），一个字节等于8bit
B.
一台计算机的编址单位、指令字长和数据字长都一样，且是字节的整数倍
C.
最小的计量单位为位（bit），表示一位“0”或“1”
D.
“主存容量为1KB”的含义是指主存中能存放1024个字节的二进制信息
答案：B
解析：机器字长：计算机能直接处理的二进制数据的位数。 指令字长：一个指令字中包含二进制代码的总位数。指令字长取决于从操作码的长度、操作码地址的长度和操作码地址的个数 指令字长等于机器字长的指令，称为单字长指令； 指令字长等于半个机器字长的指令，称为半字长指令 指令字长等于两个机器字长的指令，称为双字长指令。 存储字长：一个存储单元存储二进制代码的位数 在计算机体系结构中，编址单位是指内存中的最小可寻址单元，指令字长是指处理器一次能够处理的指令的位数，数据字长是指处理器一次能够处理的数据的位数。这些单位可以根据计算机的设计和需求而不同。
2.2
冯.诺依曼计算机中，CPU区分从存储器取出的是指令还是数据的依据是_____。
A.
指令译码结果的不同
B.
指令和数据的寻址方式的不同
C.
指令和数据的访问阶段的不同
D.
指令和数据所在的存储单元的不同
答案：C
在冯·诺依曼计算机中，指令和数据都存储在同一个存储器中，CPU通过访问存储器来获取指令和数据。CPU在执行指令的过程中，会根据当前的执行阶段来区分从存储器中取出的是指令还是数据。 指令和数据的访问阶段通常包括以下几个阶段： 取指阶段（Instruction Fetch）：CPU从存储器中取出下一条指令。 译码阶段（Instruction Decode）：CPU对取出的指令进行解码，确定指令的操作类型和操作数。 执行阶段（Execution）：根据指令的操作类型和操作数执行相应的操作。 在取指阶段，CPU从存储器中取出的是指令，而在执行阶段，CPU从存储器中取出的是数据。CPU根据当前的执行阶段来区分从存储器中取出的是指令还是数据，以便正确地执行指令。
2.3
以下有关冯.诺依曼计算机结构中指令和数据表示形式的叙述中，正确的是_____。
A.
指令和数据可以从形式上加以区分
B.
指令以二进制形式存放，数据以十进制形式存放
C.
指令和数据都以二进制形式存放
D.
指令和数据都以十进制形式存放
答案：C
在冯·诺依曼计算机结构中，指令和数据都以二进制形式存放。这是因为计算机中的所有信息都以二进制形式表示和处理。指令和数据在存储器中以二进制的形式存储，并且在CPU中以二进制的形式进行解码和执行。 A. 指令和数据可以从形式上加以区分：这个叙述是不正确的。从形式上，指令和数据在存储器中没有明确的区别，它们都是以二进制形式存放的。 B. 指令以二进制形式存放，数据以十进制形式存放：这个叙述是不正确的。指令和数据都以二进制形式存放，包括指令中的操作码和操作数。 D. 指令和数据都以十进制形式存放：这个叙述是不正确的。在计算机中，指令和数据都以二进制形式存放，而不是十进制形式。 因此，正确的叙述是：指令和数据都以二进制形式存放。
2.4
以下有关计算机中指令和数据存放位置的叙述中，正确的是_____。
A.
指令存放在内存，数据存放在外存
B.
指令和数据任何时候都存放在内存
C.
指令和数据任何时候都存放在外存
D.
程序被启动后，其指令和数据被装人内存
答案：D
D. 程序被启动后，其指令和数据被装入内存 在计算机中，指令和数据都需要被加载到内存中才能被CPU执行。当程序被启动时，操作系统会将程序的指令和数据从外存（如硬盘）加载到内存中。这样，CPU可以从内存中读取指令并执行，同时也可以从内存中读取数据进行计算。 A. 指令存放在内存，数据存放在外存：这个叙述是不正确的。指令和数据都需要存放在内存中才能被CPU访问和执行。 B. 指令和数据任何时候都存放在内存：这个叙述是不正确的。指令和数据在程序启动后才会被加载到内存中，而在程序结束后会被释放。 C. 指令和数据任何时候都存放在外存：这个叙述是不正确的。指令和数据需要被加载到内存中才能被CPU执行，而不是一直存放在外存中。 因此，正确的叙述是：程序被启动后，其指令和数据被装入内存。
2.5
冯.诺依曼计算机工作方式的基本特点是_____。
A.
程序一边被输人计算机一边被执行
B.
程序直接从磁盘读到CPU执行器
C.
按地址访问指令并自动按序执行程序
D.
程序自动执行而数据手工输人
答案：C
C. 按地址访问指令并自动按序执行程序 冯·诺依曼计算机是一种基于存储程序的计算机体系结构。它的基本特点是指令和数据存储在同一个存储器中，并且按照地址访问的方式来执行程序。 在冯·诺依曼计算机中，程序被存储在存储器中，并按照顺序执行。CPU通过按地址访问存储器中的指令，并按照指令的顺序自动执行程序。指令包含了操作码和操作数，CPU根据操作码执行相应的操作，并使用操作数进行计算。 A. 程序一边被输入计算机一边被执行：这个叙述是不正确的。在冯·诺依曼计算机中，程序需要先被存储在存储器中，然后按照顺序执行。 B. 程序直接从磁盘读到CPU执行器：这个叙述是不正确的。在冯·诺依曼计算机中，程序需要从磁盘加载到内存中，然后才能被CPU执行。 D. 程序自动执行而数据手工输入：这个叙述是不正确的。在冯·诺依曼计算机中，程序和数据都需要被存储在存储器中，并且程序会按照指令的顺序自动执行，而数据可以通过输入设备手工输入或从存储器中读取。
分数 2
作者 袁春风等
单位 南京大学
通常情况下，下列______部件不包含在中央处理器芯片中。
A.
ALU
B.
控制器
C.
通用寄存器
D.
DRAM
答案： D. DRAM 中央处理器芯片（CPU）是计算机的核心组件，包含了执行计算和控制计算机操作的各种功能。然而，DRAM（动态随机存取存储器）通常不包含在中央处理器芯片中。 DRAM是一种主存储器，用于存储程序和数据。它通常作为独立的芯片或模块存在，而不是集成在中央处理器芯片中。中央处理器芯片主要包含ALU（算术逻辑单元）、控制器和通用寄存器等部件，用于执行计算和控制计算机操作。 A. ALU（算术逻辑单元）是中央处理器芯片的一部分，用于执行算术和逻辑运算。 B. 控制器是中央处理器芯片的一部分，用于控制指令的执行和数据的传输。 C. 通用寄存器是中央处理器芯片的一部分，用于存储临时数据和计算结果。 因此，通常情况下，DRAM不包含在中央处理器芯片中。
分数 2
作者 袁春风等
单位 南京大学
7.下列几种存储器中，_______是易失性存储器。
A.
cache
B.
EPROM
C.
Flash Memory
D.
CD-ROM
答案：A
A. cache 是易失性存储器。 易失性存储器是指在断电或重启系统时会丢失其中存储的数据的存储器。而非易失性存储器是指在断电或重启系统时能够保持其中存储的数据的存储器。 A. cache 是一种高速缓存存储器，用于临时存储CPU频繁访问的数据和指令。Cache是易失性存储器，因为它的存储单元是由电容构成的，需要持续的电力供应来保持数据的存储。 B. EPROM（可擦除可编程只读存储器）是一种非易失性存储器，它可以被编程和擦除，但在正常操作期间不会丢失其中存储的数据。 C. Flash Memory（闪存存储器）是一种非易失性存储器，常用于存储数据和程序代码。即使在断电或重启系统时，Flash Memory也能够保持其中存储的数据。 D. CD-ROM（只读光盘）是一种非易失性存储器，它包含了预先录制的数据，无法被修改或擦除。 因此，易失性存储器中的一种是 A. cache。
9.需要定时刷新的半导体存储器芯片是_______。
A.
SRAM
B.
DRAM
C.
EPROM
D.
Flash Memory
答案：B
需要定时刷新的半导体存储器芯片是 B. DRAM。 DRAM（动态随机存取存储器）是一种半导体存储器，用于存储数据和程序代码。与静态随机存取存储器（SRAM）相比，DRAM具有较高的存储密度和较低的成本，但需要定时刷新以保持存储的数据。 DRAM中的存储单元是由电容构成的，电容会逐渐丧失电荷，导致存储的数据逐渐消失。因此，为了保持数据的有效性，DRAM需要定时刷新操作，将电荷重新注入电容，以防止数据丢失。 A. SRAM（静态随机存取存储器）是一种半导体存储器，与DRAM相比，SRAM具有更快的访问速度和更高的稳定性，不需要定时刷新。 C. EPROM（可擦除可编程只读存储器）和 D. Flash Memory（闪存存储器）是非易失性存储器，不需要定时刷新。 因此，需要定时刷新的半导体存储器芯片是 B. DRAM。
24.在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是_______。
A.
寄存器一主存一 cache— 辅存
B.
寄存器一主存一辅存一cache
C.
寄存器一cache—辅存一主存
D.
寄存器一cache—主存一辅存
答案：D
寄存器（Register）：寄存器是位于CPU内部的最快速度的存储器，用于存储CPU正在执行的指令和数据。 Cache（高速缓存）：Cache是位于CPU内部的高速缓存存储器，用于临时存储CPU频繁访问的数据和指令。Cache的访问速度比主存快，但容量较小。 主存（Main Memory）：主存是位于CPU外部的存储器，用于存储程序和数据。主存的访问速度比缓存慢，但容量较大。 辅存（Secondary Storage）：辅存是位于计算机外部的存储器，如硬盘、固态硬盘（SSD）等。辅存的访问速度比主存和Cache慢，但容量较大。
25.在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是_______。
A.
主存一辅存一-cache—寄存器
B.
辅存一cache—主存一寄存器
C.
辅存一主存一cache—寄存器
D.
辅存一主存一寄存器一-cache
答案：C
速度越快容量越小，价格越高
下列因素下，与Cache的命中率无关的是（ ）。
A.
主存的存取时间
B.
块的大小
C.
Cache的组织方式
D.
Cache的容量
答案：A
与cache命中率无关的是主存的存取时间，主存的存取时间是cpu往主存里面读取或者写入数据所用的时间 Cache的命中率是指的cpu在访问内存时，所需要的数据是否在cache中存在 块的大小会影响命中率因为cache与主存之间的数据交换要以Cache块为单位 Cache的容量也会影响，如果容量太小，是存不了数据的 Cache的组织方式是指Cache中数据的存储和管理方式。不同的Cache组织方式会对Cache的命中率和性能产生影响。 以下是几种常见的Cache组织方式及其影响： 直接映射（Direct Mapping）：在直接映射中，每个主存块只能映射到Cache中的一个特定位置。当需要访问主存块时，CPU首先检查该块是否在Cache中。如果在Cache中找到了对应的位置，就称为命中（Cache Hit），可以直接从Cache中读取数据。如果没有找到对应的位置，就称为未命中（Cache Miss），需要从主存中读取数据，并将其存储到Cache中的对应位置。直接映射的优点是简单且易于实现，但容易出现冲突，即多个主存块映射到同一个Cache位置，导致较低的命中率。 全相联（Fully Associative）：在全相联中，主存块可以映射到Cache中的任意位置。当需要访问主存块时，CPU会在整个Cache中搜索该块的位置。如果在Cache中找到了对应的位置，就称为命中，可以直接从Cache中读取数据。全相联的优点是灵活性高，可以避免冲突，但搜索过程复杂，需要更多的硬件支持，导致较高的成本和延迟。 组相联（Set Associative）：在组相联中，Cache被分为多个组，每个组包含多个Cache位置。主存块可以映射到每个组中的任意位置。当需要访问主存块时，CPU首先确定主存块应该映射到哪个组，然后在该组中搜索对应的位置。如果在Cache中找到了对应的位置，就称为命中，可以直接从Cache中读取数据。组相联的优点是在灵活性和成本之间取得了平衡，可以提供较高的命中率和较低的成本。 不同的Cache组织方式会对Cache的命中率产生影响。直接映射的Cache可能会出现冲突，导致较低的命中率。全相联的Cache可以避免冲突，但搜索过程复杂，成本较高。组相联的Cache在灵活性和成本之间取得了平衡，可以提供较高的命中率和较低的成本。
如果一个高速缓存系统中，主存容量为12MB，cache 容量为400KB，则该存储系统的总容量为（ ）。
A.
12MB+400KB
B.
12MB
C.
400KB
D.
12MB-400KB
答案：B
存储系统的容量是主存的容量，cache存放的是主存中某一部分信息的副本
答案：A
片内总线式芯片内部的总线，他是cpu芯片内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线
答案：A
cpu+内存=主机
答案：C
计算机中的信息以二进制方式表示是因为计算机的物理器件（如处理器、存储器、输入输出设备等）是基于二进制电子电路构建的。这些物理器件使用电压的高低或电流的有无来表示二进制的 0 和 1，从而进行信息的存储和处理。
二进制表示方式具有以下优点：
简单性：二进制只有两个状态，0 和 1，使得电子电路的设计和实现更加简单。
可靠性：二进制信号的传输和处理相对稳定，容易进行误差检测和纠正。
兼容性：二进制表示方式适用于各种类型的信息，包括数字、文本、图像、音频等。
扩展性：二进制表示方式可以轻松扩展到更高的位数，以满足不同的需求。
答案：A
串行传输是一位一位的传 在串行传输中，每个信息位通过脉冲的方式表示，脉冲的高低电平表示二进制的 0 和 1。 并行传输是一次传多位
答案：A
全相联（Fully Associative）：在全相联中，主存块可以映射到Cache中的任意位置。当需要访问主存块时，CPU会在整个Cache中搜索该块的位置。如果在Cache中找到了对应的位置，就称为命中，可以直接从Cache中读取数据。
答案：B
存储单元包含若干个存储元，每个存储元可以寄存一个0或1，存储元能存一串二进制数，称为一个字
答案：A
由于cpu访问主存的速度过慢，引入了cache，cache中保存了主存中一些信息的副本，而且cache离cpu更近近，访问速度更快
答案：D
存储系统指的是内存(主存)和外存(辅存) 主存包括RAM和ROM，而Cache属于SRAM
答案：D
地址线就是64*2的10次方也就是2的16次方，16根地址线 数据线就是位数：16
答案：D
数据线是串行总线，一次只能传输一位数据，所以选D
答案：C
解析：
存储单元的个数 5FFFH-4000H+1=10 0000 0000 0000=2的13次方=8kB 64-8=56KB RAM=56KB*8 56*8/8*4=14
解析：在链式查询中，部件离总线控制器越近，其优先级越高；部件离总线控制器越远，其优先级越低。
答案：A
优点∶链式查询方式优先级固定，结构简单，扩充容易。 缺点∶对硬件电路的故障敏感，且优先级不能改变,响应慢。
答案：B
优点∶链式查询方式优先级固定，结构简单，扩充容易。 缺点∶对硬件电路的故障敏感，且优先级不能改变。
答案：A
在独立请求方式下，每个设备都有自己的总线请求信号和总线响应信号。因此，答案是A. 有几个总线请求信号和几个总线响应信号。每个设备都可以独立地发出请求信号，并且每个设备都会收到相应的响应信号。这种方式可以实现设备之间的并行通信，提高系统的效率和吞吐量。
答案：C
在3种集中式总线控制中，独立请求方式响应时间最快。 在链式查询方式中，每个设备按照一定的顺序依次查询总线，因此响应时间较长。 在计数器定时查询方式中，设备按照计数器的定时顺序依次查询总线，响应时间也相对较长。 而在独立请求方式中，每个设备可以独立地发出请求信号，并且总线控制器会立即响应该请求，因此响应时间最快。 因此，答案是C. 独立请求方式。
-
计数器定时查询方式：
原理：当总线控制器收到总线请求信号并判断总线空闲时，计数器开始计数，计数值通过设备地址线发向各个部件。当地址线上的计数值与请求使用总线设备的地址一致时，该设备获得总线控制权，同时中止计数器的计数及查询。 优点∶优先次序可以固定也可以改变；这种方式对电路的故障没有链式查询方式敏感。 缺点∶增加了控制线数，控制也比相对链式查询要复杂。
答案：A
解析：计数器定时查询方式采用一个计数器控制总线的使用权。当总线控制器连接到总线请求信号之后，若总线不忙，则计数器开始计数，并把计数值通过一组地址线发向各部件。设备地址与计数值想等的总线请求设备获取总线使用权。因此，若计数器每次从0开始计数，则设备号小的优先级高
答案：c
解析：计数器定时查询优先级设置灵活，在每次技术从上次计数的终止点开始则每个设备使用总线的机会均等。
答案：A
解析：在集中式总线仲裁中，链式方式对电路故障最敏感。 在链式方式的总线仲裁中，每个设备按照一定的顺序依次查询总线，如果其中一个设备发生电路故障，可能会导致整个链路的通信中断，影响其他设备的正常通信。 相比之下，独立请求式和计数式总线仲裁方式对电路故障的敏感度较低。在独立请求式中，每个设备可以独立地发出请求信号，因此一个设备的故障不会影响其他设备的通信。在计数式中，设备按照计数器的定时顺序依次查询总线，即使其中一个设备发生故障，其他设备仍然可以按照计数器的顺序继续通信。
答案：B
在三种集中式总线控制中，独立请求方式反应最快。 在独立请求方式中，每个设备可以独立地发出请求信号，并且总线控制器会立即响应该请求。这意味着设备可以立即获得总线的访问权限，从而实现快速的通信。 相比之下，链式查询方式和计数器式定时查询方式都需要按照一定的顺序依次查询总线，因此响应时间相对较长。
答案：A
系统总线：地址总线，数据总线，控制总线； 地址总线：寻址； 数据总线：负责cpu和存储器之间的数据交换； 控制总线：传送控制信号：连接CPU和I/O端口，将主存/CPU的指令传送到指定的执行单元。即提供主存（CPU）、I/O接口设备的控制信号及响应信号。
答案：D
地址线是系统总线中的一组信号线，用于传输地址信息。通过地址线，CPU可以向主存储器或I/O设备发送特定的地址，以选择要读取或写入的存储单元或设备接口电路。
答案：B
根据总线传送的内容来划分 地址总线用来传输地址信息 数据总线用来传输数据信息 控制总线用来传输控制信号
答案：C
解析：在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成。 Cache是一种高速缓存存储器，用于存储最近访问的数据和指令。它位于CPU和主存之间，用于提高数据访问速度。 Cache与主存之间的地址映射是由硬件实现的。硬件根据一定的映射策略，将主存中的数据块映射到Cache中的相应位置。这个过程是在硬件层面上自动完成的，不需要程序员或操作系统的干预。
答案：D
解析：32位占4个字节，32/4=8M；
答案：C
解析：1MB=2的20次方，字长为32等于4个字节，2的20次方/2的2次方=2的18次方也就是256k
答案：B
解析：2M=2的21次方，这个21反映了地址线的根数
答案：C
解析：64k也就是2的16次方，所以是16根地址线，16位，说明字长是16，也就是地址线的位数
答案：A
解析：1024=2的10次方，地址线的根数为10，4位，说明数据线根数为4
答案：B
解析：该存储芯片为16K*32位，那么16K为2的4次方×2的10次方，即它需要的地址线为4+10=14根。此外它还需要32数据线，所以数据线和地址线的总和为46。
答案：C
解析：C. 程序具有较好的访问局部性 Cache是一种高速缓存存储器，用于存储最近访问的数据和指令，以提高访问速度。其中，访问局部性是指程序在一段时间内倾向于访问相邻的内存位置。 当程序具有较好的访问局部性时，意味着程序在执行过程中会频繁地访问相邻的内存位置，这样就可以利用cache的特性，将这些数据和指令缓存在高速的cache中，从而加快访问速度。
答案:A
解析：时间局部性指的是最近或者未来要使用的信息是很可能是现在正在使用的信息
答案：C
解析：16位等于2字节，64/2=32k；
答案：C
解析：32位是4个字节，128/4=32M
答案是：C
解析：主存与cache之间转送是以块为单位的，主存中按字节编址，那么一个单元是一个字节，则129号单元是第4个主存块。 采用二路组相联映射的16块cache分为8组 则cache组号＝主存块号%cache总组数＝4%8＝4
答案是：D
解析：只做字扩展时，不同存储芯片相同编号的数据位（如D2）不能连接到CPU数据总线的同一位上
答案是：C
解析： 字长指的是一个存储单位的二进制代码的位数
答案是：B
解析：磁盘存储器是直接存取存储器
答案是：C
解析：SRAM（静态随机存储器）是一种高速的存储器类型，它使用触发器来存储数据，具有快速的读写速度和较低的访问延迟。SRAM的速度比DRAM（动态随机存储器）、磁盘和EPROM（可擦除可编程只读存储器）都要快。 DRAM是一种较慢的存储器类型，它使用电容来存储数据，需要定期刷新以保持数据的有效性。 磁盘是一种非常慢的存储器类型，它使用磁性材料来存储数据，需要机械臂的移动和磁头的定位来读写数据。 EPROM是一种可擦除可编程只读存储器，它的速度比SRAM慢，且需要特殊的擦除操作才能修改存储的数据。
答案是：C
解析：3FFFFF-000000+1=10000000000000000000000=2的22次方，2的22次方*32/2的19次方*8=32；
答案：B
解析：
答案：A
“虚拟存储”机制的提出主要是为了**解决实际运行内存（主存）空间不足**的问题： 在内存资源紧张的情况下，系统会把一部分短期内不会使用的数据从主存中移动到硬盘（辅存）里去，以释放出一部分内存空间供当前执行的程序使用。而当位于虚拟存储空间（硬盘）中的数据要被使用时，再把这些数据调回内存（主存）中。这样子，给人的感觉就好像内存空间变大了，明明只有4G的大小，却可以同时跑Matlab和Android Studio ...... 如此，虚拟存储系统主要由 “主存” 和 “辅存” 二级存储器组成：主存用于当前运行，特点是读写速度相对快、空间相对小；而辅存用于临时保存数据（以释放主存空间），特点是读写速度相对慢、空间相对大。
答案：C
解析：1.缓存--主存：主要解决的是cpu和主存速度不匹配的问题 2.主存和辅存主要解决的是容量问题
答案：B
解析：RAM（随机存取存储器）是一种易失性存储器，它需要持续的电源供应来保持存储的数据。当断电时，RAM内保存的信息会丢失，因此它不适合长期存储数据。RAM用于临时存储程序指令和数据，以供计算机进行快速读写操作。 ROM（只读存储器）是一种非易失性存储器，它可以长期保存存储的数据，即使断电也不会丢失。ROM中的数据通常是在制造过程中被写入的，用户无法直接修改其中的内容。ROM用于存储固定的程序指令和数据，如计算机的启动程序（BIOS）和固件等。
答案：B
解析：DRAM（动态随机存取存储器）是一种常见的内存类型，它使用电容来存储数据。由于电容会逐渐失去电荷，DRAM需要定期进行刷新操作以保持数据的有效性。 刷新操作是以行为单位进行的，即一次刷新会刷新DRAM中的一整行数据。这是因为DRAM的存储单元被组织成一个个行和列的矩阵结构，每个存储单元位于特定的行和列交叉点上。刷新操作会逐行扫描DRAM，重新写入相同的数据以保持电荷的有效性。
答案：B
解析： 程序计数器（Program Counter，简称PC）是计算机中的一个寄存器，用于存储当前正在执行的指令的地址。它指示了下一条要执行的指令在内存中的位置。 控制器是计算机的一个组件，负责协调和控制计算机的各个部件的操作。控制器包括指令译码器、时序发生器和控制逻辑等。程序计数器PC是控制器的一部分，它存储着当前指令的地址，并根据指令的执行情况更新PC的值，以便执行下一条指令。 因此，程序计数器PC在控制器中。它与运算器、存储器和I/O接口等组件有关联，但它本身是控制器的一部分。
2-61
答案：D
解析：ROM： 容量：4KB 芯片类型：2K*8b （4K8)/(2K8)= 2片 需要两片进行串联。 RAM： 容量：60KB 芯片类型：4K*4b （60K8)/(4K4)= 30片 需要2片组成一组（位扩展）4b->1B(8b); 需要15组（字扩展）4K->60K； 2*15 = 30片 -->
2-62
答案：D
解析：在冯·诺依曼计算机结构中，指令和数据都存放在存储器中，程序由指令和数据组成。指令由操作码和地址码两部分组成，操作码表示要执行的操作，地址码表示操作的操作数或操作的地址。 指令按地址访问是正确的，计算机通过程序计数器（PC）来指示下一条要执行的指令的地址，按照顺序依次访问指令。然而，所有数据在指令中直接给出是错误的。在指令中，通常只包含操作数的地址，而不是实际的数据值。实际的数据值存储在存储器的数据区域中，通过地址码来访问。
2-63
答案：A
解析：运算器不仅仅有逻辑运算，还有算术运算
2-64
答案：A
解析：磁盘等待时间是取了转一周和不用转（本来指针头就指到了需要的位置）的平均值，也就是半圈。
2-65
答案：D
解析：如果I/O端口的地址位数比主存地址位数长，那就没法访问了
2-66
答案:B
解析： 公式： 2^k >=n+k+1; k:校验位，n：信息代码长度。