【Cadence】LVS报错：Expected “.PARAM name1=value1 ＜name2=value2 ＜...＞＞“

报错的问题

报错如下图所示
Error: Syntax Error in file “/Disk_simulation/wujunyu/LVS_sim/PGA_24dB.src.net” at line 13.
Expected “.PARAM name1=value1 >”

报错的原因

由于之前设置了变量，虽然最后原理图没有变量了，但是历史记录没有完全清除，而且变量没有赋值，导致了报错
按照路径打开src.net文件

解决的方法

法一（不推荐）

1.由于LVS是不需要变量的，这里可以直接把变量删除，或者把没赋值的变量赋值
修改后如下图所示，保存

2.把LVS inputs里面的export from schematic viewer的√取消，防止新的src.net文件覆盖修改后的文件

法二：

1.在原来报错的layout1对应的cell1新建一个ADE1-》copy from cellview
如下所示，变量没有赋值，但这个变量通过find是找不到的，在此cell下跑LVS就会报错。

2.新建一个cell2，里面包含schematic2，layout2，symbol2，不要直接copy 文件！
（通过控制变量法验证，直接copy symbol会导致变量的复制）
3.新建后，直接全选，按C，copy原理图到新的schematic2，copy版图到新的layout2，copy symbol1到新的symbol2
（这里要注意layout的对应关系，参考我这篇博文【Cadence】virtuoso Layout复制版图链接到新的原理图）
4.新建一个ADE2，再次copy from cellview，检查是否还有变量，如果没有，这时候再跑LVS就没问题了。