Verilog刷题-3-Zero

代码

module top_module(
    output zero
);// Module body starts after semicolon
	assign zero = 1'b0;
endmodule

结果

同样，这里的Warning也是题目要求。话说这有点太简单