verilog中disable的用法

disable语句可以退出任何循环,能够终止任何begin..end块的执行,用于仿真验证中。

例如

begin:one

for(i=1;i<5;i=i+1)

begin:two

if(a==0)

disable one; //从one这个begin..end 中跳出,终止了for

if(a==1)

disable two;//从two这个begin..end块中跳出,从本次循环中跳出

end

end

网上看到的下面这个例子,一个意思:

begin : Break

forever

begin : Continue

...

disable Continue; //

继续下一个迭代

...

disable Break; // 退出forever 循环

...

end // 继续

end //

终止

verilog中disable的用法_第1张图片
图片发自App

你可能感兴趣的:(verilog中disable的用法)