VHDL新手实验

EDA自学实验安排

2009-02-19 14:12

EDA技术－自学－实验安排

关于学时安排和实验内容
1、一般总学时数安排在52学时左右比较合理，其中1/2为上课，1/2实验，实验
内容可以分为4项内容：

A、最基本的实验项目，主要用于熟悉EDA工具软件的使用，以使用EDA软件完成
一些原数字电路中的电路设计，如译码器，计数器等，方法上可以用原理图输入
的方法。如：
【实验1】EDA软件的熟悉与使用；
【实验2】1位全加器原理图输入设计；
【实验3】有时钟使能的两位十进制计数器原理图输入设计；
【实验4】 两位十进制频率计原理图输入设计；
【实验5】 8位串入并出寄存器原理图输入设计
【实验6】 译码扫描显示电路原理图输入设计

B、简单数字系统设计。实验目的主要是通过这些设计熟悉VHDL语言基本使用方
法。内容上可以选择如下实验项目：
【实验7】 2选1多路选择器VHDL设计；
【实验8】 1位全加器VHDL文本输入设计；
【实验9】 8位硬件加法器VHDL设计
【实验10】 含异步清0和同步时钟使能的4位加法计数器
【实验11】 7段数码显示译码器VHDL设计
【实验12】 数控分频器的VHDL设计
【实验13】 4位十进制频率计VHDL设计
【实验14】 译码扫描显示电路VHDL输入设计

C、进一步了解EDA工具更强大的功能，学会EDA技术应用中的优化方法。学习FPG
A/CPLD接口设计方面的知识，可以选择如下实验项目：
【实验15】 用状态机实现序列检测器的设计
【实验16】 用状态机对ADC0809的采样控制电路实现
【实验17】 含有FIFO存储器的A/D采样控制电路设计
【实验18】 硬件电子琴电路设计
【实验19】 硬件的乐曲自动演奏电路设计
【实验20】 波形发生与扫频信号发生器电路设计
【实验21】 原理图输入设计含LPM的电路
【实验22】 移位相加8位硬件乘法器电路设计
【实验23】 FPGA、单片机及PC机接口控制电路设计

D、完成少数综合性的设计实验项目、典型的EDA实验项目设计、DSP，通信方面
的实验、计算机组成原理方面的实验或一些IP核应用方面的验证性性实验，也可
以作一些发挥性实验。主要目的是使学生学习的内容更加接近工程实际，更加与
当今先进的电子设计技术靠拢，，以利学生更加直接地面向工程实际和具有实用
项目的技术。可以完成如下实验（这些实验可以在毕业设计、学生科研活动、课
程设计等实践性环节中进行）：
【实验24】采用流水线技术设计高速数字相关器
【实验25】线性反馈移位寄存器（LFSR）设计
【实验26】通用异步收发器（UART）设计
【实验27】虚拟示波器与频谱分析电路设计
【实验28】直接数字综合（DDS）电路设计
【实验29】电子设计竞赛项目“等精度频率计设计”
【实验30】FIR数字滤波器设计
【实验31】4位精简指令CPU设计
【实验32】PS/2通信接口设计
【实验33】数字锁相环设计
【实验34】硬件FFT电路设计
【实验35】VGA图象显示控制器设计