- USRP X440
东枫科技
fpga开发
产品概述USRPX440是EttusResearch推出的高性能、多通道、宽带软件定义无线电(SDR)系统。基于XilinxZynqUltraScale+RFSoC架构,它提供高密度、相干性的信号收发能力,帮助您快速构建雷达、电子战(EW)、卫星通信(SATCOM)及毫米波原型系统。核心特性8路独立可调谐Tx/Rx通道支持高达8路发射和8路接收,通道间时钟共享实现相位相干(同设备内< 1° RMS
- xilinx平台zynqmp7ev vcu vitis工程:项目核心功能/场景
常韧晏Zane
xilinx平台zynqmp7evvcuvitis工程:项目核心功能/场景去发现同类优质开源项目:https://gitcode.com/在嵌入式系统开发领域,Xilinx平台以其强大的处理能力和灵活的配置选项,赢得了众多开发者的青睐。今天,我们将为您介绍一个开源项目——xilinx平台zynqmp7evvcuvitis工程,帮助您快速搭建ZynqMP7EV平台的基础开发环境。项目介绍xilinx
- XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV(Embedded Vision)
XINVRY-FPGA
arm开发fpga开发fpga嵌入式硬件硬件工程计算机视觉硬件架构
XCZU4EV-1FBVB900EXCZU4EV‑2FBVB900E属于AMD(Xilinx)ZynqUltraScale+MPSoCEV(EmbeddedVision)系列,集成四核Arm®Cortex‑A53应用处理器、双核Cortex‑R5F实时处理器与Mali‑400MP2片上GPU,辅以强大的可编程逻辑和海量DSP引擎。该器件面向视频嵌入式视觉、网络通信、工业自动化和高级数据处理等对图形
- 内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard
薛迟
本文还有配套的精品资源,点击获取简介:本教程提供了在XilinxZynqZedboard平台上实现内存映射VGA显示的详细方法和示例代码。教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。代码示例包含初始化配置、地址解码、颜色空间转换等关键模块,并指导如何调试和优化显示性能。通过实践,学习者可以深入理解FPGA设计以及硬件和软件间的交
- ZYNQ Petalinux系统FLASH固化终极指南:创新多分区与双系统切换实战
芯作者
fpga开发
传统固化教程千篇一律?本文将带你突破固化瓶颈,实现QSPIFLASH多镜像分区与动态启动管理,让嵌入式系统部署更灵活、维护更高效!一、为何需要FLASH固化?痛点与价值在ZYNQ开发中,我们常面临这样的困境:SD卡启动不稳定:物理接触易松动,工业环境不可靠部署效率低下:每次更新需手动更换SD卡启动速度瓶颈:SD卡初始化拖慢系统上电时间维护成本高:现场设备升级困难FLASH固化方案核心价值:启动时间
- 《LabVIEW ZYNQ FPGA开发宝典》第5章:5.2:LabVIEW ZYNQ FPGA开发流程简介(分为PS(ARM)和PL(FPGA))
神电测控
fpga开发labviewarm开发fpga编程语言嵌入式pci-e
在正式开始用LabVIEW开发ZYNQ芯片程序之前,我们有必要花一点时间对ZYNQ里面的PS端LinuxRT程序和PL端的FPGA程序以及二者之间的通信过程和原理做个简单的开发流程说明。其中,ZYNQPL端FPGA程序开发跟我们之前的MyFPGAPro1345里面的纯FPGA编程非常类似,而ZYNQPS端LinuxRT程序的开发则跟上位机LabVIEW开发类似,二者之间的交互则是通过我们开发好的R
- 基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程
范纹杉好好生活工作
c语言fpga开发开发语言数据库qt嵌入式硬件嵌入式实时数据库
课程链接:【【跟小梅哥0基础学Zynq】基于C语言的ZynqSOCFPGA嵌入式裸机设计和开发教程】https://www.bilibili.com/video/BV1Ra411q7ww/?p=2&share_source=copy_web&vd_source=d39882002c43c19fb5a68abed84dfad5嵌入式裸机程序设计开发实验实验一:使用GPIO点亮LED灯课程目的:展示基
- zynq串口的例子vio_uart
vio_uartvio_uart是一个基于串口通信的内存映射接口模块,其功能类似于Vivado中的VIOIP。它用于实现主从设备之间的数据采集与控制命令交互。两类寄存器vio_uart提供了采集寄存器和一个控制寄存器o_acq_gram_x:模拟采集器寄存器(生成采样数据)i_ctrl_gram_x:模拟控制器寄存器(接收主控写入的控制命令)地址映射类型信号名地址范围描述采集寄存器o_acq_gr
- FPGA芯片厂商及关键的开发测试工具
Chip Design
xPUChipDesignfpga开发
以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算(AI引擎+FPGA+CPU)数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成(HBM),支持CXL协议网络加速、边缘计算LatticeCertus
- Xilinx Vivado开发环境快速导出hdf文件(bat批处理)
XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时,需要FPGA侧搭建的硬件平台文件,即hdf文件,常规方式是编译完成生成bit流文件后,通过File->Export->ExportHardware菜单来导出,在弹出的菜单再选择要导出的路径和文件名称等,这个过程比较繁琐,通过观察TCL终端窗口:update_compile_order-file
- 基于ZYNQ7000的AD9226采集卡实现(1、采集数据到PL)
目标AD9226为12位,65MHz采样率ADC。基于ZYNQ7010平台,PL端采集AD数据,通过内部AXI总线,将数据搬运到PS的DDR。可以将如上目标分解为3个小目标实现PL采集AD9226模块,采集后的数据为AXIS接口。实现PL侧DMA可搬运AXIS数据到PS的DDR,可配置地址,帧长度,帧数量等。实现PS侧DMA驱动本章节实现第一个小目标:硬件:主控板采集模块模块引脚功能:D0-D11
- ZYNQ MPSOC PL端DDR4读写--介绍(1)
LEEE@FPGA
FPGA高速接口开发fpga开发DDR4
1DDR4介绍DDR4SDRAM(Double-Data-RateFourthGenerationSynchronousDynamicRandomAccessMemory,简称为DDR4SDRAM),是一种高速动态随机存取存储器,它属于SDRAM家族的存储器产品,提供了相较于DDR3SDRAM更高的运行性能与更低的电压,并被广泛的应用于计算机的运行缓存。DDR4主要特点1)更高频率与带宽起步频率为
- ZYNQ无DMA的四路HP总线极限性能探索
芯作者
D1:ZYNQ设计fpga开发硬件工程智能硬件
深入挖掘AXIHP总线的直接传输潜力,突破传统DMA的性能瓶颈一、HP总线:ZYNQ系统的"高速公路"在XilinxZYNQ架构中,HP(HighPerformance)总线是连接PS(处理器系统)和PL(可编程逻辑)的关键通道。传统方案依赖DMA控制器进行数据传输,但当我们需要超低延迟或确定性响应时,无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
- 复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南
芯作者
D1:ZYNQ设计fpga开发
突破传统瓶颈:零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中,AXI_DMA是连接PS(处理系统)和PL(可编程逻辑)的高速数据通道。本文通过创新性的零拷贝双缓冲架构,实现2.4GB/s的稳定传输速率,相比传统方案提升300%!我们将从硬件设计到软件优化,揭秘工业级DMA应用的完整开发流程。一、系统架构创新设计1.1传统DMA方案瓶颈分析方
- vxWorks7.0下基于zynq的boot启动程序
hongbozhu_1981
最近工作有点忙,好久没有更新内容,前段时间抽空做了vxWorks7.0下的基于zynq的boot程序,在此做个总结。vxworks7.0支持三种不同的boot程序:第一种uboot,第二种vxworks6.9.x以上的bootloader,第三种bootapp,关于uboot的创建方法在前面的博文中已经提到过,bootloader6.9的话,因为我不在使用6.9的版本,所以在此也就不做介绍,今天我
- 实时系统vxWorks-Zynq7020 axi gpio使用
不只会拍照的程序猿
实时vxWorks听说ZYNQ嵌入式物联网ZYNQvxworks实时操作系统
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境:vxWorks6.9.4,workbench3.3.5,开发板:TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
- VxWorks在Zynq平台上的移植详细流程
缪超争Lighthearted
VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC平台的过程。Zynq平台以其独特的FPGA与ARMCortex-A处理单元结合的设计,广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出,旨在帮助开发者理解和掌握如何在这一平台上成
- 深入实战:ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道
芯作者
D1:ZYNQ设计fpga开发智能硬件硬件工程
在ZYNQ异构计算平台上,高效的数据交互是发挥PS(处理器系统)与PL(可编程逻辑)协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案,提供详实的代码、创新优化思路及性能分析,助你构建高速数据通道。一、为何选择AXIBRAM?在ZYNQ中,PS与PL交互的常用方式包括:AXIDMA:适合大数据流传输AXIGPIO:仅适合小数据量控制AXIBRAM:低延迟、
- 用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
神经网络15044
算法仿真模型python信号处理架构算法
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解脉冲多普勒(PD)雷达是现代雷达系统的核心技术之一,广泛应用于机载火控、气象监测、交通监控等领域。其核心优势在于能在强杂波背景下检测运动目标,并精确测量其径向速度。本文将深入探讨如何利用XilinxZynqSoC(FPGA+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
- ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题
DQI-king
ZYNQ学习记录数据库
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
- 使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)
尤老师FPGA
Lvglui
这一期讲解的控件是表格,表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级,因为仅存储文本。没有创建真实的对象,但它们只是即时绘制的。在lvgl中的默认格式如下图所示:在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示://Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 【FPGA】IO电平标准
步达硬件
ZYNQ嵌入式硬件fpga开发嵌入式硬件单片机
【FPGA】IO电平标准1LVCMOS(低压CMOS)1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL(低压TTL)3HSTL(高速TTL)4SSTL(高速)5LVDS(高速)参考资料FPGA支持多种IO电平标准,这些标准包括但不限于TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVPECL,RS232
- 深入剖析ZYNQ Linux动态PL配置:xdevcfg驱动创新实践指南
芯作者
D1:ZYNQ设计fpga开发
一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统(PS)与FPGA可编程逻辑(PL)深度融合,创造出独特的异构计算架构。传统FPGA开发模式中,比特流烧写需要停机操作,而动态重配置技术彻底打破了这一限制,使得:工业设备可在线切换通信协议(Modbus/Profinet/EtherCAT)机器视觉系统动态加载不同图像处理流水线5G基
- XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点
GJZGRB
fpga开发学习嵌入式硬件硬件工程ZYNQ7000
XILINXZYNQ-7000系列是赛灵思(Xilinx)推出的可扩展处理平台(SoCFPGA),将ARMCortex-A9双核处理器(属于“处理系统”,PS)与可编程逻辑(PL,即传统FPGA部分)集成在单芯片中,兼顾通用计算、实时控制与硬件加速能力。其核心优势是“软硬件协同设计”,广泛应用于对性能、功耗和灵活性要求较高的嵌入式领域。一、ZYNQ-7000系列简介1.架构特点双核心架构:PS(P
- ZYNQ7020学习历程
m0_61275923
学习fpga开发
一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC,是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列(FPGA)逻辑部件组成的。作为片上系统(SystemonChip,SOC),仅使用单个硅芯片即可实现整个系统的功能。Zynq是由两个主要部分组成的:一个是由双核ARMCortex-A9为核心构成的处理系统(PS,ProcessingSystem)
- 智能硬件之舞:Zynq EMIO控制PL LED的魔法解析与创意实践
芯作者
D1:ZYNQ设计fpga开发
当硬件工程师跳起光之芭蕾在智慧城市物联网设备研发现场,一组奇特的故障现象引发了工程师们的激烈讨论:某新型智能路灯在调试时出现诡异的光斑移动现象,常规GPIO控制方案始终无法复现问题。直到团队将示波器探头伸向Zynq芯片的EMIO引脚,才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。本文将带您进入Zynq硬件控制的魔法世界,以"光之雕刻师"的视角,揭秘EMI
- ZYNQ sdk lwip配置UDP组播收发数据
芯作者
D1:ZYNQ设计fpga开发
一、颠覆认知:组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值:在智能工厂中,ZYNQ通过组播同时控制100台AGV小车,比传统单播方案降低92%网络流量!二、环境搭建:硬件连接与工程创建硬件配置(以ZedBoard为例)
- FMQL10S /20S核心板 —— 国产化嵌入式开发新选择
Future_Comtech
fpga开发
近年来,随着国产可编程器件的发展,越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中,需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。FMQL10S芯片作为一款国产可编程SoC,兼容XilinxZynqXC7Z010架构,集成了ARMCortex-A9处理器与FPGA逻辑资源,具备一定的生态兼容性和可扩展性,适合作为嵌入式计算核心使用。硬件结构简
- zynq7020 shm共享内存和OCM
yayaer2
嵌入式通信嵌入式硬件Znyq
在XilinxZynq-7020SoC(结合ARM处理器和FPGA)中,共享内存(SHM)和片上内存(OCM)是两种不同的内存资源,它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别:1.物理位置与架构特性OCM(On-ChipMemory)共享内存(SHM,SharedMemory)物理位置位于处理系统(PS,ProcessingSystem)内部通常位于DDR内存或F
- Spring中@Value注解,需要注意的地方
无量
springbean@Valuexml
Spring 3以后,支持@Value注解的方式获取properties文件中的配置值,简化了读取配置文件的复杂操作
1、在applicationContext.xml文件(或引用文件中)中配置properties文件
<bean id="appProperty"
class="org.springframework.beans.fac
- mongoDB 分片
开窍的石头
mongodb
mongoDB的分片。要mongos查询数据时候 先查询configsvr看数据在那台shard上,configsvr上边放的是metar信息,指的是那条数据在那个片上。由此可以看出mongo在做分片的时候咱们至少要有一个configsvr,和两个以上的shard(片)信息。
第一步启动两台以上的mongo服务
&nb
- OVER(PARTITION BY)函数用法
0624chenhong
oracle
这篇写得很好,引自
http://www.cnblogs.com/lanzi/archive/2010/10/26/1861338.html
OVER(PARTITION BY)函数用法
2010年10月26日
OVER(PARTITION BY)函数介绍
开窗函数 &nb
- Android开发中,ADB server didn't ACK 解决方法
一炮送你回车库
Android开发
首先通知:凡是安装360、豌豆荚、腾讯管家的全部卸载,然后再尝试。
一直没搞明白这个问题咋出现的,但今天看到一个方法,搞定了!原来是豌豆荚占用了 5037 端口导致。
参见原文章:一个豌豆荚引发的血案——关于ADB server didn't ACK的问题
简单来讲,首先将Windows任务进程中的豌豆荚干掉,如果还是不行,再继续按下列步骤排查。
&nb
- canvas中的像素绘制问题
换个号韩国红果果
JavaScriptcanvas
pixl的绘制,1.如果绘制点正处于相邻像素交叉线,绘制x像素的线宽,则从交叉线分别向前向后绘制x/2个像素,如果x/2是整数,则刚好填满x个像素,如果是小数,则先把整数格填满,再去绘制剩下的小数部分,绘制时,是将小数部分的颜色用来除以一个像素的宽度,颜色会变淡。所以要用整数坐标来画的话(即绘制点正处于相邻像素交叉线时),线宽必须是2的整数倍。否则会出现不饱满的像素。
2.如果绘制点为一个像素的
- 编码乱码问题
灵静志远
javajvmjsp编码
1、JVM中单个字符占用的字节长度跟编码方式有关,而默认编码方式又跟平台是一一对应的或说平台决定了默认字符编码方式;2、对于单个字符:ISO-8859-1单字节编码,GBK双字节编码,UTF-8三字节编码;因此中文平台(中文平台默认字符集编码GBK)下一个中文字符占2个字节,而英文平台(英文平台默认字符集编码Cp1252(类似于ISO-8859-1))。
3、getBytes()、getByte
- java 求几个月后的日期
darkranger
calendargetinstance
Date plandate = planDate.toDate();
SimpleDateFormat df = new SimpleDateFormat("yyyy-MM-dd");
Calendar cal = Calendar.getInstance();
cal.setTime(plandate);
// 取得三个月后时间
cal.add(Calendar.M
- 数据库设计的三大范式(通俗易懂)
aijuans
数据库复习
关系数据库中的关系必须满足一定的要求。满足不同程度要求的为不同范式。数据库的设计范式是数据库设计所需要满足的规范。只有理解数据库的设计范式,才能设计出高效率、优雅的数据库,否则可能会设计出错误的数据库.
目前,主要有六种范式:第一范式、第二范式、第三范式、BC范式、第四范式和第五范式。满足最低要求的叫第一范式,简称1NF。在第一范式基础上进一步满足一些要求的为第二范式,简称2NF。其余依此类推。
- 想学工作流怎么入手
atongyeye
jbpm
工作流在工作中变得越来越重要,很多朋友想学工作流却不知如何入手。 很多朋友习惯性的这看一点,那了解一点,既不系统,也容易半途而废。好比学武功,最好的办法是有一本武功秘籍。研究明白,则犹如打通任督二脉。
系统学习工作流,很重要的一本书《JBPM工作流开发指南》。
本人苦苦学习两个月,基本上可以解决大部分流程问题。整理一下学习思路,有兴趣的朋友可以参考下。
1 首先要
- Context和SQLiteOpenHelper创建数据库
百合不是茶
androidContext创建数据库
一直以为安卓数据库的创建就是使用SQLiteOpenHelper创建,但是最近在android的一本书上看到了Context也可以创建数据库,下面我们一起分析这两种方式创建数据库的方式和区别,重点在SQLiteOpenHelper
一:SQLiteOpenHelper创建数据库:
1,SQLi
- 浅谈group by和distinct
bijian1013
oracle数据库group bydistinct
group by和distinct只了去重意义一样,但是group by应用范围更广泛些,如分组汇总或者从聚合函数里筛选数据等。
譬如:统计每id数并且只显示数大于3
select id ,count(id) from ta
- vi opertion
征客丶
macoprationvi
进入 command mode (命令行模式)
按 esc 键
再按 shift + 冒号
注:以下命令中 带 $ 【在命令行模式下进行】,不带 $ 【在非命令行模式下进行】
一、文件操作
1.1、强制退出不保存
$ q!
1.2、保存
$ w
1.3、保存并退出
$ wq
1.4、刷新或重新加载已打开的文件
$ e
二、光标移动
2.1、跳到指定行
数字
- 【Spark十四】深入Spark RDD第三部分RDD基本API
bit1129
spark
对于K/V类型的RDD,如下操作是什么含义?
val rdd = sc.parallelize(List(("A",3),("C",6),("A",1),("B",5))
rdd.reduceByKey(_+_).collect
reduceByKey在这里的操作,是把
- java类加载机制
BlueSkator
java虚拟机
java类加载机制
1.java类加载器的树状结构
引导类加载器
^
|
扩展类加载器
^
|
系统类加载器
java使用代理模式来完成类加载,java的类加载器也有类似于继承的关系,引导类是最顶层的加载器,它是所有类的根加载器,它负责加载java核心库。当一个类加载器接到装载类到虚拟机的请求时,通常会代理给父类加载器,若已经是根加载器了,就自己完成加载。
虚拟机区分一个Cla
- 动态添加文本框
BreakingBad
文本框
<script> var num=1; function AddInput() { var str=""; str+="<input 
- 读《研磨设计模式》-代码笔记-单例模式
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
public class Singleton {
}
/*
* 懒汉模式。注意,getInstance如果在多线程环境中调用,需要加上synchronized,否则存在线程不安全问题
*/
class LazySingleton
- iOS应用打包发布常见问题
chenhbc
iosiOS发布iOS上传iOS打包
这个月公司安排我一个人做iOS客户端开发,由于急着用,我先发布一个版本,由于第一次发布iOS应用,期间出了不少问题,记录于此。
1、使用Application Loader 发布时报错:Communication error.please use diagnostic mode to check connectivity.you need to have outbound acc
- 工作流复杂拓扑结构处理新思路
comsci
设计模式工作算法企业应用OO
我们走的设计路线和国外的产品不太一样,不一样在哪里呢? 国外的流程的设计思路是通过事先定义一整套规则(类似XPDL)来约束和控制流程图的复杂度(我对国外的产品了解不够多,仅仅是在有限的了解程度上面提出这样的看法),从而避免在流程引擎中处理这些复杂的图的问题,而我们却没有通过事先定义这样的复杂的规则来约束和降低用户自定义流程图的灵活性,这样一来,在引擎和流程流转控制这一个层面就会遇到很
- oracle 11g新特性Flashback data archive
daizj
oracle
1. 什么是flashback data archive
Flashback data archive是oracle 11g中引入的一个新特性。Flashback archive是一个新的数据库对象,用于存储一个或多表的历史数据。Flashback archive是一个逻辑对象,概念上类似于表空间。实际上flashback archive可以看作是存储一个或多个表的所有事务变化的逻辑空间。
- 多叉树:2-3-4树
dieslrae
树
平衡树多叉树,每个节点最多有4个子节点和3个数据项,2,3,4的含义是指一个节点可能含有的子节点的个数,效率比红黑树稍差.一般不允许出现重复关键字值.2-3-4树有以下特征:
1、有一个数据项的节点总是有2个子节点(称为2-节点)
2、有两个数据项的节点总是有3个子节点(称为3-节
- C语言学习七动态分配 malloc的使用
dcj3sjt126com
clanguagemalloc
/*
2013年3月15日15:16:24
malloc 就memory(内存) allocate(分配)的缩写
本程序没有实际含义,只是理解使用
*/
# include <stdio.h>
# include <malloc.h>
int main(void)
{
int i = 5; //分配了4个字节 静态分配
int * p
- Objective-C编码规范[译]
dcj3sjt126com
代码规范
原文链接 : The official raywenderlich.com Objective-C style guide
原文作者 : raywenderlich.com Team
译文出自 : raywenderlich.com Objective-C编码规范
译者 : Sam Lau
- 0.性能优化-目录
frank1234
性能优化
从今天开始笔者陆续发表一些性能测试相关的文章,主要是对自己前段时间学习的总结,由于水平有限,性能测试领域很深,本人理解的也比较浅,欢迎各位大咖批评指正。
主要内容包括:
一、性能测试指标
吞吐量、TPS、响应时间、负载、可扩展性、PV、思考时间
http://frank1234.iteye.com/blog/2180305
二、性能测试策略
生产环境相同 基准测试 预热等
htt
- Java父类取得子类传递的泛型参数Class类型
happyqing
java泛型父类子类Class
import java.lang.reflect.ParameterizedType;
import java.lang.reflect.Type;
import org.junit.Test;
abstract class BaseDao<T> {
public void getType() {
//Class<E> clazz =
- 跟我学SpringMVC目录汇总贴、PDF下载、源码下载
jinnianshilongnian
springMVC
----广告--------------------------------------------------------------
网站核心商详页开发
掌握Java技术,掌握并发/异步工具使用,熟悉spring、ibatis框架;
掌握数据库技术,表设计和索引优化,分库分表/读写分离;
了解缓存技术,熟练使用如Redis/Memcached等主流技术;
了解Ngin
- the HTTP rewrite module requires the PCRE library
流浪鱼
rewrite
./configure: error: the HTTP rewrite module requires the PCRE library.
模块依赖性Nginx需要依赖下面3个包
1. gzip 模块需要 zlib 库 ( 下载: http://www.zlib.net/ )
2. rewrite 模块需要 pcre 库 ( 下载: http://www.pcre.org/ )
3. s
- 第12章 Ajax(中)
onestopweb
Ajax
index.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/
- Optimize query with Query Stripping in Web Intelligence
blueoxygen
BO
http://wiki.sdn.sap.com/wiki/display/BOBJ/Optimize+query+with+Query+Stripping+in+Web+Intelligence
and a very straightfoward video
http://www.sdn.sap.com/irj/scn/events?rid=/library/uuid/40ec3a0c-936
- Java开发者写SQL时常犯的10个错误
tomcat_oracle
javasql
1、不用PreparedStatements 有意思的是,在JDBC出现了许多年后的今天,这个错误依然出现在博客、论坛和邮件列表中,即便要记住和理解它是一件很简单的事。开发者不使用PreparedStatements的原因可能有如下几个: 他们对PreparedStatements不了解 他们认为使用PreparedStatements太慢了 他们认为写Prepar
- 世纪互联与结盟有感
阿尔萨斯
10月10日,世纪互联与(Foxcon)签约成立合资公司,有感。
全球电子制造业巨头(全球500强企业)与世纪互联共同看好IDC、云计算等业务在中国的增长空间,双方迅速果断出手,在资本层面上达成合作,此举体现了全球电子制造业巨头对世纪互联IDC业务的欣赏与信任,另一方面反映出世纪互联目前良好的运营状况与广阔的发展前景。
众所周知,精于电子产品制造(世界第一),对于世纪互联而言,能够与结盟