smile_5me
smile_5me

Zynq7020 Linux下的framebuffer的问题

Linux下的fb看上去其实不难，但是被各种坑给坑死，真的这里很想吐槽一下，xilinx可以说他们逻辑端做得不错，资料也很充分，但是arm端是真的是无语，首先资料少，其次各种坑爹操作。问了问他们的技术支持只会告诉你去跑个demo就可以。说实在的我看到别人的很多设计都是不使用arm端，不过也正常，你们这样的arm端要让arm工程师怎么开发。

好了废话不多说，简单的说一下如何做framebuffer

我们现在使用的是vdma + vtc + video out 的组合来设计输出，根据需求创建好工程，然后在裸机上跑，详细的教程请看我之前的博客，切记，一定要通过裸机测试才可以。

vtc在裸机上的使用

vdma在裸机上的使用

只有通过测试才可以进行arm端，写好fb的驱动，然后加载，这里我就出现了问题，首先是报了这个错误：

xilinx-vdma 43000000.dma: Channel ef271e10 has errors 40, cdr 0 tdr 0

这个问题是中断的问题，其实我也不清楚是软件bug还是什么原因，但是中断号确实是冲突了，设备树为SDK生成的，这个真的不合逻辑吧，生成出来的东西还不让我们放心的用？好了，在设备树里将vdma的mm2s进行修改（当然这个中断号不是固定了，只是我用的是这个）：

interrupts = <0 58 4>;

修改完继续加载驱动，错误倒是没了一切正常，但是没看到任何输出信息。反复修改无任何作用。

fbdev->fb_virt = dma_alloc_coherent(&pdev->dev, PAG

你可能感兴趣的:(Xilinx,Zynq7020)

  • USRP X440 东枫科技 fpga开发
    产品概述USRPX440是EttusResearch推出的高性能、多通道、宽带软件定义无线电（SDR）系统。基于XilinxZynqUltraScale+RFSoC架构，它提供高密度、相干性的信号收发能力，帮助您快速构建雷达、电子战（EW）、卫星通信（SATCOM）及毫米波原型系统。核心特性8路独立可调谐Tx/Rx通道支持高达8路发射和8路接收，通道间时钟共享实现相位相干（同设备内< 1° RMS
  • xilinx平台zynqmp7ev vcu vitis工程：项目核心功能/场景 常韧晏Zane
    xilinx平台zynqmp7evvcuvitis工程：项目核心功能/场景去发现同类优质开源项目:https://gitcode.com/在嵌入式系统开发领域，Xilinx平台以其强大的处理能力和灵活的配置选项，赢得了众多开发者的青睐。今天，我们将为您介绍一个开源项目——xilinx平台zynqmp7evvcuvitis工程，帮助您快速搭建ZynqMP7EV平台的基础开发环境。项目介绍xilinx
  • FPGA知识基础之--在线调试工具 土包子=-= FPGA学习fpga开发
    文章目录前言一、定义二、特点三、功能3.1信号监控：3.2信号修改：3.3断点设置：3.4变量监视：3.5性能分析：3.6故障注入：四、主要的在线调试工具4.1Xilinx的VIO和ILA4.1.1介绍4.1.2配置步骤4.1.3使用场景4.1.4优势4.2Altera的In-SystemMemoryContentEditor4.2.1介绍4.2.2配置步骤4.2.3使用场景4.3QuartusI
  • XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV（Embedded Vision） XINVRY-FPGA arm开发fpga开发fpga嵌入式硬件硬件工程计算机视觉硬件架构
    XCZU4EV-1FBVB900EXCZU4EV‑2FBVB900E属于AMD（Xilinx）ZynqUltraScale+MPSoCEV（EmbeddedVision）系列，集成四核Arm®Cortex‑A53应用处理器、双核Cortex‑R5F实时处理器与Mali‑400MP2片上GPU，辅以强大的可编程逻辑和海量DSP引擎。该器件面向视频嵌入式视觉、网络通信、工业自动化和高级数据处理等对图形
  • 内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard 薛迟
    本文还有配套的精品资源，点击获取简介：本教程提供了在XilinxZynqZedboard平台上实现内存映射VGA显示的详细方法和示例代码。教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。代码示例包含初始化配置、地址解码、颜色空间转换等关键模块，并指导如何调试和优化显示性能。通过实践，学习者可以深入理解FPGA设计以及硬件和软件间的交
  • Xilinx-FPGA-PCIe-XDMA 驱动内核兼容性问题修复方案 XXYBMOOO linux运维服务器
    问题1：implicitdeclarationoffunction"mmiowb()"解决方法：在libxdma.c和cdev_xvc.c文件中注释掉所有mmiowb()函数调用问题2："macro"access_ok"passed3arguments,buttakesjust2"解决方法：修改cdev_ctrl.c文件中两处access_ok宏调用-result=!access_ok(VERIF
  • 【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案 璞致电子 fpga开发fpga
    璞致电子PZ-KU060-KFB开发板基于XilinxKintexUltraScaleKU060芯片打造，以纯FPGA架构为核心，融合高密度逻辑资源、高速接口与工业级可靠性，为需要极致并行处理能力的场景提供从原型验证到量产落地的全流程解决方案。无论是高速信号处理、机器视觉还是工业控制，这款开发板均能凭借强大的逻辑运算能力、丰富的扩展接口与稳定的硬件性能，满足工程师对高带宽、低延迟、定制化协议的严苛
  • Xilinx FPGA XCKU115‑2FLVA1517I AMD KintexUltraScale XINVRY-FPGA fpga开发fpga嵌入式硬件云计算硬件工程硬件架构射频工程
    XCKU115‑2FLVA1517I隶属于Xilinx（AMD）KintexUltraScale系列，基于领先的20 nmFinFET制程打造。该器件采用1517‑ballFCBGA（FLVA1517）封装，速度等级‑2，可实现高达725 MHz的核心逻辑频率，适用工业级温度范围（–40 °C至+100 °C），在性能、功耗与成本之间取得绝佳平衡。该芯片配备了1 451 000逻辑单元（LE），对
  • XC7A75T‑2FGG484I Xilinx Artix‑7 FPGA AMD
    XC7A75T‑2FGG484I属于Xilinx28 nmArtix‑7FPGA内部包含约75,000个查找表（LUT）及相应触发器，对应数十万级组合逻辑和状态存储；它还集成了4.9 Mb的分布式BlockRAM，满足高速缓存与FIFO需求；240个DSP48E1乘加单元为数字信号处理、滤波器及乘法累加运算提供硬件加速。超网格（super‑net）布局与高效的路由交换矩阵，确保了内部时钟域频率可达
  • hard_err错误 hahaha6016 硬件设计fpga开发
    1.XilinxAurora协议中的hard_err（HardError）是一种指示物理层不可恢复通信故障的错误信号，属于AuroraIP核错误检测机制的核心部分2.hard_err是aurora的IP核的错误检测接口输出的信号，直接反映了链路物理层的严重故障；3.hard_err错误是不可恢复的，一旦出现了错误，表示链路的稳定性出现了问题，需要重新复位或者重新初始化才能恢复通信。4.hard_e
  • FPGA芯片厂商及关键的开发测试工具 Chip Design xPUChipDesignfpga开发
    以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算（AI引擎+FPGA+CPU）数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成（HBM），支持CXL协议网络加速、边缘计算LatticeCertus
  • Xilinx Vivado开发环境快速导出hdf文件（bat批处理）
    XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时，需要FPGA侧搭建的硬件平台文件，即hdf文件，常规方式是编译完成生成bit流文件后，通过File->Export->ExportHardware菜单来导出，在弹出的菜单再选择要导出的路径和文件名称等，这个过程比较繁琐，通过观察TCL终端窗口：update_compile_order-file
  • Xilinx系FPGA学习笔记（三）Vivado的仿真及ILA使用 贾saisai FPGA学习fpga开发学习笔记
    系列文章目录文章目录系列文章目录前言仿真验证（类似modelsim）ILA在线调试工具添加ILAILA的例化ILA的使用前言接着学习vivado的使用方法仿真验证（类似modelsim）首先类似添加.v文件的方法，在File-AddSource中选择Addorcreatesimulationsources或者直接在Sources里面选就行然后就编写testbench，类似之前介绍的modelsim
  • [FPGA工具]FPGA 文件格式转换工具 S＆Z3463 FPGA开发工具fpga开发
    SZFPGA文件格式转换工具概述SZFPGA文件格式转换工具（版本V1.0.0）是一款专为FPGA文件格式转换设计的工具，旨在帮助用户将基于Vivado的FPGA文档格式转换为适用于XilinxVivado工具链的格式。本工具支持多种FPGA文档格式的转换，包括BIT转BIN、BIT转MCS、MCS转BIN以及SPIFlash加载等功能。本文档将详细介绍工具的主要功能、使用需求、转换要求、SPI使
  • [FPGA Video IP] Video Processing Subsystem S＆Z3463 FPGAVideoIPfpga开发tcp/ip网络协议Video
    XilinxVideoProcessingSubsystemIP(PG231)详细介绍概述XilinxLogiCORE™IPVideoProcessingSubsystem(VPSS)（PG231）是一个高度可配置的视频处理模块，设计用于在单一IP核中集成多种视频处理功能，包括缩放（Scaling）、去隔行（Deinterlacing）、颜色空间转换（ColorSpaceConversion,CS
  • 基于FPGA的二维FFT实现 廉连曼
    基于FPGA的二维FFT实现【下载地址】基于FPGA的二维FFT实现本项目提供了一种基于FPGA的高效二维FFT实现方案，专为数字信号处理和图像处理领域设计。通过并行使用两个一维FFT单元，本方案显著提升了二维FFT变换的计算效率，并基于Xilinx的FFTIP核，确保易于集成到其他FPGA设计中。该方案适用于各类频谱分析场景，尤其适合图像处理系统。经过Verilog编程和Modelsim仿真测试
  • xilinx fpga芯片的结温 hahaha6016 硬件设计fpga开发
    xilinxfpga芯片的结温，结温这个含义是啥1.“结温”是半导体器件（比如XilinxFPGA芯片）常用的一个术语，全称是“结温”（JunctionTemperature），指的是芯片内部晶体管结点（PN结）的温度2.结温是芯片内部最关键的温度点，代表晶体管内部结点的实际温度，通常比芯片表面的温度或者散热器的温度要高。3.结温对芯片性能、稳定性和寿命影响很大。如果结温过高，芯片可能会出现性能下
  • XILINX FPGA如何做时序分析和时序优化？ InnoLink_1024 FPGAVerilogRTL设计fpga开发
    时序分析和时序优化是FPGA开发流程中关键步骤，确保设计在目标时钟频率下正确运行，避免时序违例（如建立时间或保持时间不足）。以下以XilinxKintex-7系列FPGA为例，详细介绍时序分析和时序优化的方法、工具、流程及实用技巧，结合Vivado工具链，力求清晰、全面且实用。1.时序分析概述时序分析的目的是验证FPGA设计是否满足时序约束，即信号在规定时间内正确传递，确保逻辑功能和性能。时序分析
  • XILINX Ultrascale+ Kintex系列FPGA的架构 InnoLink_1024 FPGARTL设计芯片fpga开发架构
    Xilinx（现为AMD）KintexUltraScale+系列FPGA是基于16nmFinFET工艺的高性能、中等成本的现场可编程门阵列，专为高带宽、低功耗和成本效益的应用设计，广泛用于5G通信、数据中心、视频处理、航空航天等领域。以下详细介绍KintexUltraScale+系列FPGA的架构，结合其关键组件、特性和功能模块，并提供示例代码以展示时序约束的定义。1.KintexUltraSca
  • xilinx工具编译ADI官方no-os和HDL工程步骤 ni1978 驱动fpgac语言驱动开发
    以AD738x这款ADC为例，xilinx软件版本为2022.2：HDL工程：下载HDL工程：GitHub-analogdevicesinc/hdlathdl_2022_r2（GitHub-analogdevicesinc/hdlathdl_2022_r2）解压后，打开vivado2022.2，此时不要建工程，在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
  • FPGA的开发流程 InnoLink_1024 FPGARTL设计Verilogfpga开发
    FPGA（现场可编程门阵列）的开发流程是一个系统化的过程，涉及从设计构思到最终硬件实现的多步骤工作。以下以XilinxKintex-7系列FPGA为例，详细介绍典型的FPGA开发流程，涵盖设计、实现、验证和部署等阶段，力求清晰、全面且简洁。FPGA开发流程概述FPGA开发流程通常包括以下主要阶段：需求分析与架构设计RTL设计（硬件描述语言编码）功能仿真综合（Synthesis）实现（Impleme
  • xilinx SDK为什么可以通过ID找到DMA控制器的基地址
    在XilinxSDK中，通过设备ID（DeviceId）找到DMA控制器的基地址（BaseAddr）的过程依赖于一套完整的硬件-软件协同设计体系。1.硬件设计阶段：Vivado的配置生成(1)IP核参数化当在Vivado中配置AXIDMAIP核时，所有硬件参数（如基地址、数据宽度、中断号等）会被记录在设计描述文件中。关键参数：BaseAddress：由地址分配器自动或手动分配（如0x4000000
  • FPGA内部资源介绍 cycf FPGA之道fpga开发
    FPGA内部资源介绍目录逻辑资源块LUT（查找表）加法器寄存器MUX（复用器）时钟网络资源全局时钟网络资源区域时钟网络资源IO时钟网络资源时钟处理单元BLOCKRAMDSP布线资源接口资源用户IO资源专用高速接口资源总结1.逻辑资源块逻辑资源块是FPGA中最重要的资源，它在FPGA芯片中占的比重最大。Xilinx公司称它为CLB（ConfigurableLogicBlock），而Altera公司称
  • 90.xilinx复位低电平(一般使用低电平复位) cmc1028 笔记笔记
    XilinxFPGA中的寄存器（Flip-Flop）**确实支持异步复位**，但具体实现方式取决于你使用的设计方法（HDL代码风格或原语实例化）。以下是详细说明：---###1.**Xilinx寄存器的复位特性**-**同步复位和异步复位均支持**，但需要通过代码或原语明确指定。-异步复位的信号通常会直接连接到寄存器的`CLR`（Clear，低电平有效）或`PRE`（Preset，高电平有效）端口
  • 116-基于5VLX110T FPGA FMC接口功能验证6U CPCI平台 Anin蓝天（北京太速科技-陈） fpga开发嵌入式硬件图像处理
    一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。由一片Xilinx公司的XC5VLX110T-1FF1136/XC5VSX95T-1FF1136/XC5VFX70T-1FF1136芯片组成。FPGA接1片DDR2内存条2GB，32MBNorflash存储器，用于存储程序。外扩SATA、PCI、PCIexpress、千兆网络接口、SFP接口，自定义总线支持最大到266个IO。该
  • Xilinx FPGA ICAP原语实现多重配置 whik1194 ISEVivadoMicroBlaze系列教程FPGAxilinxICAPMultiboot多重配置
    文章目录1.FPGA可以运行几个固件2.XilinxICAP原语简介3.ICAP原语模板的使用4.ICAP在Spartan-6上的使用5.ICAP在Kintex-7上的使用工程下载1.FPGA可以运行几个固件众所周知，常见的FPGA通常为SRAM结构，固件程序一般存放在外置的串行Flash中，比如SPIFlash，M25P16或N25Q128等。FPGA启动时，一般先从SPI起始地址开始加载数据到
  • 基于 Kintex UltraScale 系列 2 路 QSFP+40G 光纤 PCIe 数据传输卡 / 光纤适配器（5GByte/s 带宽KU060光纤 PCIe 数据传输卡） F_white 数据中心视频与图像采集处理机器视觉
    PCIE732是一款基于PCIE总线架构的高性能数据传输卡，板卡具有1个PCIex8主机接口、2个QSFP+40G光纤接口，可以实现2路QSFP+40G光纤的数据实时采集、传输。板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。一般应用于基于服务器的雷
  • mb_bootloop_le.elf是使用microblaze默认的elf文件，这个文件包括哪些内容？ hahaha6016 硬件设计fpga开发
    一、mb_bootloop_le.elf说明1.mb_bootloop_le.elf是使用microblaze的FPGA的时候的默认的elf文件；2.XilinxSDK中的.elf文件全称为“ExecutableandLinkingFormat”（ELF）文件‌3.fpga开发中xilinxsdk的elf文件就是arm程序文件;elf文件大小就决定了你的堆栈大小要分配多大二、mb_bootloop
  • Vivado使用误区与进阶【1.0】 BinaryStarXin FPGA技术汇总分享4FPGA技术汇总分享3fpga开发硬件工程dsp开发嵌入式硬件Vivado和XDCVivado日志
    UltraFAST™是Xilinx©在2013年底推出的一套设计方法学指导，旨在指引用户最大限度地利用现有资源，提升系统性能，降低风险，实现更快速且可预期的设计。面向Vivado®的UltraFAST方法学的主体是UG949文档，配合相应的Checklist，随Vivado版本同时更新，用户可以在Xilinx的主页上免费下载。目前，针对Vivado设计套件的UltraFAST中文版也已经上市，另外
  • ZYNQ无DMA的四路HP总线极限性能探索 芯作者 D1：ZYNQ设计fpga开发硬件工程智能硬件
    深入挖掘AXIHP总线的直接传输潜力，突破传统DMA的性能瓶颈一、HP总线：ZYNQ系统的"高速公路"在XilinxZYNQ架构中，HP（HighPerformance）总线是连接PS（处理器系统）和PL（可编程逻辑）的关键通道。传统方案依赖DMA控制器进行数据传输，但当我们需要超低延迟或确定性响应时，无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
  • apache ftpserver-CentOS config gengzg apache
    <server xmlns="http://mina.apache.org/ftpserver/spring/v1" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation=" http://mina.apache.o
  • 优化MySQL数据库性能的八种方法 AILIKES sqlmysql
    1、选取最适用的字段属性 　　MySQL可以很好的支持大数据量的存取，但是一般说来，数据库中的表越小，在它上面执行的查询也就会越快。因此，在创建表的时候，为了获得更好的 性能，我们可以将表中字段的宽度设得尽可能小。例如，在定义邮政编码这个字段时，如果将其设置为CHAR(255),显然给数据库增加了不必要的空间，甚至使用VARCHAR这种类型也是多余的，因为CHAR(6)就可以很
  • JeeSite 企业信息化快速开发平台 Kai_Ge JeeSite
    JeeSite 企业信息化快速开发平台 平台简介 JeeSite是基于多个优秀的开源项目，高度整合封装而成的高效，高性能，强安全性的开源Java EE快速开发平台。 JeeSite本身是以Spring Framework为核心容器，Spring MVC为模型视图控制器，MyBatis为数据访问层， Apache Shiro为权限授权层，Ehcahe对常用数据进行缓存，Activit为工作流
  • 通过Spring Mail Api发送邮件 120153216 邮件main
    原文地址：http://www.open-open.com/lib/view/open1346857871615.html 使用Java Mail API来发送邮件也很容易实现，但是最近公司一个同事封装的邮件API实在让我无法接受，于是便打算改用Spring Mail API来发送邮件，顺便记录下这篇文章。 【Spring Mail API】 Spring Mail API都在org.spri
  • Pysvn 程序员使用指南 2002wmj SVN
    源文件:http://ju.outofmemory.cn/entry/35762 这是一篇关于pysvn模块的指南. 完整和详细的API请参考 http://pysvn.tigris.org/docs/pysvn_prog_ref.html. pysvn是操作Subversion版本控制的Python接口模块. 这个API接口可以管理一个工作副本, 查询档案库, 和同步两个. 该
  • 在SQLSERVER中查找被阻塞和正在被阻塞的SQL 357029540 SQL Server
    SELECT  R.session_id AS BlockedSessionID ,          S.session_id AS BlockingSessionID ,          Q1.text AS Block
  • Intent 常用的用法备忘 7454103 .netandroidGoogleBlogF#
    Intent     应该算是Android中特有的东西。你可以在Intent中指定程序 要执行的动作（比如：view,edit,dial），以及程序执行到该动作时所需要的资料 。都指定好后，只要调用startActivity()，Android系统 会自动寻找最符合你指定要求的应用 程序，并执行该程序。 下面列出几种Intent 的用法 显示网页:
  • Spring定时器时间配置 adminjun spring时间配置定时器
    红圈中的值由6个数字组成，中间用空格分隔。第一个数字表示定时任务执行时间的秒，第二个数字表示分钟，第三个数字表示小时，后面三个数字表示日，月，年，< xmlnamespace prefix ="o" ns ="urn:schemas-microsoft-com:office:office" /> 测试的时候，由于是每天定时执行，所以后面三个数
  • POJ 2421 Constructing Roads 最小生成树 aijuans 最小生成树
    来源：http://poj.org/problem?id=2421 题意：还是给你n个点，然后求最小生成树。特殊之处在于有一些点之间已经连上了边。 思路：对于已经有边的点，特殊标记一下，加边的时候把这些边的权值赋值为0即可。这样就可以既保证这些边一定存在，又保证了所求的结果正确。 代码： #include <iostream> #include <cstdio>
  • 重构笔记——提取方法（Extract Method） ayaoxinchao java重构提炼函数局部变量提取方法
    提取方法（Extract Method）是最常用的重构手法之一。当看到一个方法过长或者方法很难让人理解其意图的时候，这时候就可以用提取方法这种重构手法。   下面是我学习这个重构手法的笔记：   提取方法看起来好像仅仅是将被提取方法中的一段代码，放到目标方法中。其实，当方法足够复杂的时候，提取方法也会变得复杂。当然，如果提取方法这种重构手法无法进行时，就可能需要选择其他
  • 为UILabel添加点击事件 bewithme UILabel
        默认情况下UILabel是不支持点击事件的，网上查了查居然没有一个是完整的答案，现在我提供一个完整的代码。   UILabel *l = [[UILabel alloc] initWithFrame:CGRectMake(60, 0, listV.frame.size.width - 60, listV.frame.size.height)]
  • NoSQL数据库之Redis数据库管理(PHP-REDIS实例) bijian1013 redis数据库NoSQL
    一.redis.php <?php //实例化 $redis = new Redis(); //连接服务器 $redis->connect("localhost"); //授权 $redis->auth("lamplijie"); //相关操
  • SecureCRT使用备注 bingyingao secureCRT每页行数
    SecureCRT日志和卷屏行数设置 一、使用securecrt时，设置自动日志记录功能。 1、在C:\Program Files\SecureCRT\下新建一个文件夹(也就是你的CRT可执行文件的路径），命名为Logs； 2、点击Options -> Global Options -> Default Session -> Edite Default Sett
  • 【Scala九】Scala核心三：泛型 bit1129 scala
    泛型类 package spark.examples.scala.generics class GenericClass[K, V](val k: K, val v: V) { def print() { println(k + "," + v) } } object GenericClass { def main(args: Arr
  • 素数与音乐 bookjovi 素数数学haskell
        由于一直在看haskell，不可避免的接触到了很多数学知识，其中数论最多，如素数，斐波那契数列等，很多在学生时代无法理解的数学现在似乎也能领悟到那么一点。     闲暇之余，从图书馆找了<<The music of primes>>和<<世界数学通史>>读了几遍。其中素数的音乐这本书与软件界熟知的&l
  • Java-Collections Framework学习与总结-IdentityHashMap BrokenDreams Collections
            这篇总结一下java.util.IdentityHashMap。从类名上可以猜到，这个类本质应该还是一个散列表，只是前面有Identity修饰，是一种特殊的HashMap。         简单的说，IdentityHashMap和HashM
  • 读《研磨设计模式》-代码笔记-享元模式-Flyweight bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ import java.util.ArrayList; import java.util.Collection; import java.util.HashMap; import java.util.List; import java
  • PS人像润饰&调色教程集锦 cherishLC PS
      1、仿制图章沿轮廓润饰——柔化图像，凸显轮廓 http://www.howzhi.com/course/retouching/   新建一个透明图层，使用仿制图章不断Alt+鼠标左键选点，设置透明度为21%，大小为修饰区域的1/3左右（比如胳膊宽度的1/3），再沿纹理方向（比如胳膊方向）进行修饰。   所有修饰完成后，对该润饰图层添加噪声，噪声大小应该和
  • 更新多个字段的UPDATE语句 crabdave update
    更新多个字段的UPDATE语句                    update tableA a set (a.v1, a.v2, a.v3, a.v4) = --使用括号确定更新的字段范围
  • hive实例讲解实现in和not in子句 daizj hivenot inin
    本文转自：http://www.cnblogs.com/ggjucheng/archive/2013/01/03/2842855.html 当前hive不支持 in或not in 中包含查询子句的语法，所以只能通过left join实现。 假设有一个登陆表login(当天登陆记录,只有一个uid),和一个用户注册表regusers(当天注册用户，字段只有一个uid)，这两个表都包含
  • 一道24点的10+种非人类解法（2,3,10,10） dsjt 算法
    这是人类算24点的方法？！！！ 事件缘由：今天晚上突然看到一条24点状态，当时惊为天人，这NM叫人啊？以下是那条状态 朱明西 : 24点，算2 3 10 10，我LX炮狗等面对四张牌痛不欲生，结果跑跑同学扫了一眼说，算出来了，2的10次方减10的3次方。。我草这是人类的算24点啊。。 然后么。。。我就在深夜很得瑟的问室友求室友算 刚出完题，文哥的暴走之旅开始了 5秒后
  • 关于YII的菜单插件 CMenu和面包末breadcrumbs路径管理插件的一些使用问题 dcj3sjt126com yiiframework
    在使用 YIi的路径管理工具时，发现了一个问题。                    <?php         
  • 对象与关系之间的矛盾：“阻抗失配”效应[转] come_for_dream 对象
    概述   “阻抗失配”这一词组通常用来描述面向对象应用向传统的关系数据库（RDBMS）存放数据时所遇到的数据表述不一致问题。C++程序员已经被这个问题困扰了好多年，而现在的Java程序员和其它面向对象开发人员也对这个问题深感头痛。   “阻抗失配”产生的原因是因为对象模型与关系模型之间缺乏固有的亲合力。“阻抗失配”所带来的问题包括：类的层次关系必须绑定为关系模式（将对象
  • 学习编程那点事 gcq511120594 编程互联网
    一年前的夏天，我还在纠结要不要改行，要不要去学php？能学到真本事吗？改行能成功吗？太多的问题，我终于不顾一切，下定决心，辞去了工作，来到传说中的帝都。老师给的乘车方式还算有效，很顺利的就到了学校，赶巧了，正好学校搬到了新校区。先安顿了下来，过了个轻松的周末，第一次到帝都，逛逛吧！ 接下来的周一，是我噩梦的开始，学习内容对我这个零基础的人来说，除了勉强完成老师布置的作业外，我已经没有时间和精力去
  • Reverse Linked List II hcx2013 list
    Reverse a linked list from position m to n. Do it in-place and in one-pass. For example:Given 1->2->3->4->5->NULL, m = 2 and n = 4, return 
  • Spring4.1新特性——页面自动化测试框架Spring MVC Test HtmlUnit简介 jinnianshilongnian spring 4.1
    目录 Spring4.1新特性——综述 Spring4.1新特性——Spring核心部分及其他 Spring4.1新特性——Spring缓存框架增强 Spring4.1新特性——异步调用和事件机制的异常处理 Spring4.1新特性——数据库集成测试脚本初始化 Spring4.1新特性——Spring MVC增强 Spring4.1新特性——页面自动化测试框架Spring MVC T
  • Hadoop集群工具distcp liyonghui160com
        1. 环境描述 两个集群：rock 和 stone rock无kerberos权限认证，stone有要求认证。 1. 从rock复制到stone，采用hdfs Hadoop distcp -i hdfs://rock-nn:8020/user/cxz/input hdfs://stone-nn:8020/user/cxz/运行在rock端，即源端问题：报版本
  • 一个备份MySQL数据库的简单Shell脚本 pda158 mysql脚本
    　　主脚本（用于备份mysql数据库）： 　　该Shell脚本可以自动备份 数据库。只要复制粘贴本脚本到文本编辑器中，输入数据库用户名、密码以及数据库名即可。我备份数据库使用的是mysqlump 命令。后面会对每行脚本命令进行说明。 　　 1. 分别建立目录“backup”和“oldbackup” 　　#mkdir /backup 　　#mkdir /oldbackup 　
  • 300个涵盖IT各方面的免费资源（中）——设计与编码篇 shoothao IT资源图标库图片库色彩板字体
    A. 免费的设计资源 Freebbble:来自于Dribbble的免费的高质量作品。 Dribbble:Dribbble上“免费”的搜索结果——这是巨大的宝藏。 Graphic Burger:每个像素点都做得很细的绝佳的设计资源。 Pixel Buddha:免费和优质资源的专业社区。 Premium Pixels:为那些有创意的人提供免费的素材。
  • thrift总结 - 跨语言服务开发 uule thrift
    官网 官网JAVA例子 thrift入门介绍 IBM-Apache Thrift - 可伸缩的跨语言服务开发框架 Thrift入门及Java实例演示 thrift的使用介绍   RPC    POM： <dependency> <groupId>org.apache.thrift</groupId>
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他