FPGA电路逻辑的原理图方式设计与验证

FPGA电路逻辑的原理图方式设计与验证

                            >指导老师：杜WT

学过数字电路课程，通过FPGA的EDA设计流程， 在FPGA的设计工具中， 使用原理图的方式， 在EDA工具中重新应用一次。 本实验使用两种常用的74系列集成电路， 分别是 74138 译码器，以及74161 计数器 作为入门的实验芯片：

• 实验1：拼接 4-16译码器
• 实验2A ： 设计M=12的计数器
• 实验2B ： 设计M=20的计数器

---

3-8译码器

市场上3-8 译码器会被集成进一个芯片， 例如74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片。 下图分别是74138芯片的管脚定义、真值表：

4-16计数器

对于一些常用的时序逻辑电路， 比如4比特的计数器，也会被设计成一颗芯片， 用于给更复杂的系统作为零件。下图分别是74161芯片的管脚定义、真值表：

实验1：拼接 4-16译码器

对于3-8译码器实现4-16译码器，很明显，需要两块3-8译码器，正好16位的输出，而第四位的扩展是关键。

仿真结果如下图：

实验2A：设计M=12的计数器

M=12的计数器，使用4位计数器足够。当计数输出为1011（11）时记满溢出CO=1。通过输出位Q3Q2Q1Q0=1011和溢出位CO=1，对置数使能位、清零位等控制端进行操作，使计数循环进行。

仿真结果如下图：

实验2B：设计M=20的计数器

M=20的计数器，可以使用两个4位计数器。实现有多种方法，现当计数器1计数到16时溢出CO=1，通过CO溢出驱动计数器2进行一次计数。再让计数器1计数4次，两次累计即为20次计数器。通过计数器1输出位Q3Q2Q1Q0=0100和计数器2输出为Q3Q2Q1Q0=0001，对置数使能位、清零位等控制端进行操作，使计数循环进行。

仿真结果如下图：

通过以上实验，可以看到，使用FPGA芯片，可以把小规模数字逻辑时代的各种数字电路移植到FPGA芯片中， 并且这种设计方式， 相对制作电路实物再调试的方式， 更加有效率。